Tms320c40 курсовая работа

Министерство науки и образования Российской Федерации

Федеральное государственное бюджетное образовательное

учреждение высшего образования

«Воронежский государственный лесотехнический университет

имени Г.Ф. Морозова»

Кафедра Вычислительной техники и информационных систем

КУРСОВАЯ РАБОТА

по дисциплине «Программирование микропроцессора»

на тему «Организация памяти в микропроцессоре TMS320c40.».

Студент ИС2-152- ОБ группы (номер группы) Руководитель, к.т.н, доцент (ученая степень, ученое звание)

___________ (подпись) ___________ (подпись)

Холиков Д.М._ (Фамилия И. О.) Зольников К.В. (Фамилия И. О.)

Воронеж 2018

Введение

1. Организация памяти микропроцессорных систем Области применения микропроцессоров

2. 
   Основные принципы организации памяти
   
3. 
   Принципы построения ЗУ на микросхемах памяти
   
4. 
   Процессор TMS320C4x
   

Заключение

Поделитесь с Вашими друзьями:

Современные сигнальные процессоры фирмы Texas Instruments серии TMS320 платформы C5000. Их сравнение по возможностям и быстродействию с сигнальными процессорами фирмы Analog Devices серии TigerSharc

Курсовая
работа на тему:

Современные
сигнальные процессоры фирмы Texas Instruments серии TMS320 платформы C5000. Их
сравнение по возможностям и быстродействию с сигнальными процессорами фирмы
Analog Devices серии TigerSharc

Глава 1. Современные сигнальные процессоры фирмы
Texas Instruments серии TMS320 платформы C5000

Сигнальные процессоры представляют собой
современную базу и имеют различные области применения в первую очередь в
телекоммуникациях, в том числе в системах подвижной связи, системах
радиодоступа, радиовещания, телевидения; в аудио и видеотехнике, в модемах по
проводным и физическим линиям, в радиолокации и радионавигации, в медицине,
научных исследованиях и в промышленности.

Будем описывать процессоры разных поколений
фирмы Texas Instruments. Особое внимание уделено платформам С200, С5000 и
С6000, применяющимся в системах телекоммуникаций. Большое внимание уделено
процессорам С54 и С55, предназначенных для подвижной связи и систем
радиодоступа. Будут представлены высокопроизводительные процессоры платформы
С6000 с параллельными вычислениями и «длинной» командой. Особое место занимает
мультимедиа-видео ДСП С80, предназначенный для обработки изображений и
трехмерной графики.

Ранее микропроцессоры в основном реализовывались
по, так называемой, фон-Неймановской архитектуре вычислительных машин. Эта
архитектура была предложена фон-Нейманом и имеет следующие основные признаки:
ЭВМ состоит из блока управления, арифметико-логического устройства (АЛУ),
памяти и устройств ввода/вывода. Особенность архитектуры заключается в том, что
программы и данные хранятся в одной и той же памяти. Вид архитектуры показан на
рис. 1.

Рис.1

В 1980 г. группа программистов Гарвардского
университета (США) разделила общую память на две памяти: программ и память
данных. Такая архитектура называется гарвардской. Это позволило увеличить
скорость обработки почти на порядок. Следующим шагом была разработка и
размещение на кристалле «быстрого» умножителя, выполняющего умножение двух
операндов за один тактовый интервал. В микропроцессорах 70 годов для умножения
операндов 16 на 16 разрядов требовалось 16 тактов. На рис.2 представлена
гарвардская архитектура.

Рис.2

В 1982 г. фирма Texas Instruments выпустила
первый цифровой сигнальный процессор (ЦСП) с гарвардской архитектурой. В
настоящее время процессоры содержат ряд шин связи памятей с вычислителями и
периферией. Такая архитектура называется модифицированной гарвардской.
Современные ЦСП содержат две или несколько памятей (данных и программ),
собственно вычислитель (ядро-Соге) и периферию для связи с внешними
устройствами. На рис. 3 представлена обобщенная схема процессора.

Рис.3

Ядро ЦСП, производящее вычисления, включает в
себя умножитель-аккумулятор, реализующий операцию MAC, арифметическо-логическое
устройство (АЛУ), кольцевой сдвигатель, устройство, контролирующее выполнение
программы; формирователей адресов ячеек. Две памяти данных (DATA MEMORY — DM) и
команд (PROGRAMM MEMORY — РМ); содержат данные и команды.

Периферия, в состав которой порт ввода-вывода
данных, последовательные порты для обмена данными с внешними устройствами.
Кроме того, процессор включает генератор тактовых импульсов и таймер, необходимый
для формирования прерываний для разделения операций. Все устройства соединены
между собой шинами, число которых достигает 10.

Таймер формирует сигналы прерывания (внешние и
внутренние).

ПДП (DMA — Direct Memory Access) — порт прямого
доступа к памяти или обмена между внешней памятью данных и памятью программ не
мешая работе ядра.

Два последовательных порта для ввода данных с
АЦП и ЦАП и связи между процессорами.

Параллельный порт — к стандартному интерфейсу
(RS-232).

ГТИ — генератор тактовых импульсов (определяет
время инструкций).

Цифровые сигнальные процессоры в основном
относятся к вычислительным устройствам с ограниченным числом команд RISC.

В ЦСП используется конвейерный режим обработки.
При этом одновременно выполняется несколько разных команд со сдвигом на
длительность инструкции. При трехступенчатом конвейере сначала следует вызов
команды, затем ее дешифрирование и потом выполнение. Принцип работы
трехступенчатого конвейера изображен на рис. 4.

Рис.4

Типовые операции, выполняемые ЦСП и
микроконтроллерами:

цифровая фильтрация;

вычисление свертки;

корреляция;

вычисление БПФ;

формирование сигналов;

демодуляция;

кодирование / декодирование;

обработка изображений;

управление потоками данных:

коммутация сообщений;

реализация ФАПЧ, АПЧ, АРУ, регулировка мощности
передатчика.

Области применения процессоров: обработка
радиолокационных сигналов, радионавигация, радиоуправление, радиоразведка,
обработка речи, синтез речи, модемы, цифровая телефония, передача данных,
сотовая связь, цифровое радиовещание и телевидение, мультимедийные системы.

Первый в мире ЦСП TMS320C10 разработан фирмой в
1982 г. . Затем появился С20, имевший вдвое большую производительность. За
прошедшее время фирмой разработано несколько поколений процессоров, как с
фиксированной, так и с плавающей точкой [6, 11, 12, 13]. На рис 5. представлены
процессоры фирмы Texas Instruments.

Рис.5

Последовательность вверху представляет
процессоры с фиксированной точкой. Среди них следует выделить платформы С2000,
С5000 (16р) и С6000 (32р), выпускаемые на современных технологиях. Процессоры
платформы С6000 содержат параллельные вычислители и, соответственно, длинную
команду, обеспечивающие огромную производительность. Внизу представлены 32
разрядные процессоры с плавающей точкой СЗО, его модификация СЗЗ и С40, а также
процессор С6700, имеющий туже архитектуру, что и процессоры С6000, но с
плавающей точкой. Особое место занимает процессор С80 (1997 г.): на одном
кристалле имеется четыре ЦСП с фиксированной точкой и управляющий
мастер-процессор с плавающей точкой, предназначенный для обработки изображений
и мультимедиа.

Области применения процессоров весьма
разнообразны: платформа С2000 предназначена для управления, электронной почты,
обработки речевых сигналов и локальных радиосетей. Платформа С5000 служит для
формирования и обработки сигналов телекоммуникационных систем подвижной,
стационарной и др. К платформе С5000 относятся процессоры С54* и С55*. С 55
имеет большую производительность за счет двух вычислителей, работающих
параллельно.

Фирмой Texas Instruments разработано несколько
вариантов процессора ОМАР (Open Multimedia Application Platform) — составная
(открытая) платформа для мультимедийных применений. На одном кристалле находится
процессор С54 или С55 и сопроцессор ARM (Advance RISC Machines), с RISC
архитектурой, предназначенный для обработки видео изображений (MPEG 4, JPEG,
WIN-DOWS, Media Video) или для обработки аудио сигналов (MPEG 1, AAC, WMA, GSM
речевой кодек) или для обработки речи (текст-речь, восстановление речи) и др. В
32 разрядных процессорах платформы С6000 используется архитектура параллельных
вычислений, а именно в ядре содержится 8 вычислителей, работающих одновременно.
Это потребовало формирования длинного командного слова (Very long instruction)
— 8 команд в одном слове. За счет этого получена наибольшая производительность
ЦСП. Высокопроизводительные процессоры С6000 позволяют реализовать достаточно
сложные алгоритмы ЦОС, например, используются на базовых станциях сотовой
связи, для обработки видео изображений, в системах радиолокации и
радионавигации. Выпускаются процессоры С6000 как с фиксированной точкой —
С6400, так и с плавающей -С6700 по той же архитектуре, но с арифметикой с
плавающей точкой. К процессорам с плавающей точкой также относятся 32 разрядные
процессоры СЗЗ и С40. СЗЗ изготовлен по современной технологии и предназначен
для широкой области применений:

фильтрации, спектрального анализа, систем
радиодоступа, обработки речи и др. Транспьютероподобный процессор С40
предназначен для работы в распределенных вычислительных устройствах. Для этого
в процессоре имеется 6 коммуникационных портов для связи с другими
процессорами.

Процессоры платформы С5000

Процессоры платформы С5000 предназначены в
основном для применения в системах телекоммуникаций:

Цифровая сотовая связь (стандарты GSM, IS-54,
CDMA IS-95).

Рис 6.

Радиотелефоны.

Системы радиодоступа (DECT, СТ2 и др.).
Беспроводные локальные сети. Пейджинговая связь.

Модемы радио и проводные (стандарты V32, ISDN).
С учетом применения в связи в процессоре имеются два аккумулятора для
одновременной обработки двух квадратурных составляющих с выхода приемника, как
показано на рис. 7 для момента времени t1.

Рис. 7

Сигнал с выхода УПЧ приемника поступает на
квадратурный преобразователь, который выделяет низкочастотные косинусную и
синусные составляющие (после фазового детектирования, фильтрации в ФНЧ). Далее
после аналого-цифрового преобразования квадратуры вводятся через
последовательные порты для обработки в процессор. Также аппаратно выполняется
операция сравнения двух операндов и запоминания большего для ускорения
выполнения декодирования по алгоритму Витерби.

Фирма Texas Instruments поддерживает три
основных платформы сигнальных процессоров, каждая из которых имеет свое
назначение.

Для реализации обработки сигналов по стандарту
GSM С54 необходимы 12,5 MIPS, по стандарту IS-54 соответственно 12,8 MIPS,
речевой кодек занимает 2,3 MIPS. Кроме этих устройств на С54 реализуются
эхо-подавитель, многоканальные устройства подвижной связи и вокодеры.

На рис. 8 представлена структурная схема
процессора С54.

Рис.8

В состав ядра входят 40 разрядное АЛУ, два
аккумулятора по 40 разрядов, сдвнгатель (16, 31), умножитель-сумматор,
выполняющий операцию MAC за одну инструкцию. Производится умножение 17×17 без
знаковых операндов и 16×16 знаковых, а также округление и насыщение
результатов. Имеется 4 основные шины (3 шины данных и 1 шина команд).
Устройство управления программой включает 8 вспомогательных регистров и 2
генератора адресов, счетчик команд и стек счетчика. В одном такте производятся
4 операции с памятью с использованием 4 адресных шин: РАВ, CAB, DAB, ЕАВ и 4:
для передачи команд РВ, чтения данных СВ, DB и записи данных ЕВ. Кроме того,
имеется двунаправленная шина для связи с периферией.

Периферия процессора содержит:

Программируемый 16 разрядный таймер с 4
разрядным делителем тактовой частоты.

Буферизированный последовательный порт со
скоростью обмена 50 Мбит/с, при этом прерывание вызывается при заполнении
буфера и выключается при исчерпании буфера данных.

Два последовательных порта: стандартный и
многоканальный буферизированный последовательный порт — скоростной порт. Имеет
возможность записи данных через контроллер ПДП.порт, осуществляющий обмен
данными в режиме временного разделения.порт-интерфейс для связи с управляющим
контроллером.

Параллельные порты ввода/вывода. Доступ
происходит по командам ввода/вывода.CLOCK GEN — генератор тактовых импульсов с
коэффициентом умножения частоты от 0,25 до 16.

Программируемый генератор задержек для
увеличения длительности цикла обмена по шине до 7 циклов при обмене с
медленными внешними устройствами.

Процессор С55*, представленный на рис. 7.5,
имеет переменную длину команды от 8 до 48 разрядов. В ядро (вычислитель-CPU)
входят устройства команд IU, устройство контроля программы (PU), вычислители
адресов AU, устройство обработки данных (DU), содержащее два АЛУ и два
умножителя, работающие параллельно, что обеспечивает высокую производительность.
Однако сдвигатель один.

Рис. 9

Кроме процессоров на кристалле расположены
контроллер трафика, память SRAM, 16 канальный порт DMA, шифратор, универсальный
порт UART, таймеры, один из которых «сторожевой». Более подробные сведения о
платформе находятся на сайте фирмы TI [А5, А6].

АЛУ и умножитель процессора С54

Назначение алгебраического логического
устройства (АЛУ) заключается в выполнении арифметических и логических операций.

Рис.10

Схема АЛУ представлена на рис.10. Кроме блока
АЛУ в его состав входят два аккумулятора А и В с шинами А и В. Данные поступают
по шинам СВ и DB. Аккумуляторы загружаются через мультиплексор с выхода АЛУ или
умножителя М или через обратные связи. Загрузка аккумуляторов идет
одновременно.

Т — выход регистра Т, S — выход сдвигателя. SXM
— сигнал управления знаком. Если сигнал управления равен 0, то знак не
меняется, если же 1, то меняется.

Аккумуляторы 40-разрядные содержат по 3 регистра
каждый (см. табл. 1).

Табл.1

Диапазон чисел, с которыми работает процессор:
от +32761 до -32762 (дробные) или 0 — 65000 (целые).

Умножитель процессора С54

Назначение — выполнение операций MAC и
умножения. Схема показана на рис. 11.

Рис.11

Умножение выполняется за 1 инструкцию.

Если FRST=1, то умножение дробных чисел.

Если FRST=0, режим умножения целых беззнаковых
чисел.

Если OVM=l, то имеется переполнение и результат
заменяется либо на максимальное положительное или на максимальное
отрицательное.

ОVM=0, то операция не выполняется, и процесс
вычислений останавливается.

РВ — внутренняя шина команд;

Т — входной регистр;

А, В — выходы аккумуляторов;

Команда умножения-округления MACR — результат 16
бит берется из регистров АН или ВН аккумуляторов А или В, младшие разряды
аккумуляторов отбрасываются.

Сдвигатель и устройство сравнения и хранения
процессора С54

Сдвигатель реализует логические и арифметические
сдвиги в диапазоне -16 до 31 бит. Загрузка сдвигателя происходит из шин данных
или аккумуляторов А и В. При логических сдвигах освобождаемые разряды
заполняются нулями, а при арифметических единицами. Кроме этих сдвигов имеется
одноразрядный циклический сдвиг через специальный бит С состояния процессора.
Сдвиг производится в одном из аккумуляторов. Схема сдвигателя процессора
показана на рис.12.

Рис.12

На рисунке показаны: А, В — выходы
аккумуляторов, CSSU — выходы схемы выборки — хранения, ТС, SXM — биты слова
состояния процессора. CSSU-указатель выбора старших или младших разрядов 32
разрядного результата с выхода устройства запоминания. 16 разрядный операнд
после сдвига по шине результата направляется в память данных. Величина сдвига
определяется одной из трех команд: Т-младшими разрядами Т регистра, ASM
пятиразрядным словом в регистре состояния процессора или Const-пятиразрядной
константой, находящейся в команде.

Т — значит, что берутся младшие разряды; —
5-разрядный регистр состояния;- пятиразрядная постоянная содержится в команде.

Большее из чисел через схему выбора ст/мл
половина поступает на шину результата и в память. Содержимое регистра TRN
сдвигается на 1 разряд влево и в младший освободившийся разряд записывается 0
или 1 в зависимости от выбора ст/мл половины. Этот же бит записывается в ТС.

Адресация процессора С54

В процессоре С54 применяются следующие виды
адресации:

. Непосредственная.

. Абсолютная.

. Аккумуляторная.

. Прямая.

. Косвенная с помощью адресных регистров.

. Адресация регистров, включенных в адресное
пространство.

. Стековая.

. Непосредственная.

Операнд непосредственно находится в команде.

Пример. Загрузить число 80 в аккумулятор
А#80h,A#1, А — добавить 1 (единицу) аккумулятору 2

. Абсолютная.

В команде находится адрес операнда.*(0123 h), А
-из аккумулятора А вычитается число, находящееся по адресу 0123h.

. Аккумуляторная.

Адрес находится в аккумуляторе, а операнд в
памяти программ. Используется только в двух командах READ А и WRIT А. Например,
WRIT А * (7651 h) содержимое из ячейки памяти данных операнда записывается в
память программ по адресу, находящемуся в младших 16 разрядах аккумулятора А.

. Прямая.

При этой адресации в команде находится 7 битный
адрес операнда. Полный адрес (16) формируется с использованием 9 разрядного
регистра DP (указатель активной страницы памяти), включенного в адресное
пространство.

# 10h постоянная 10 загружается в память по
адресу, указанному в DP.

. Косвенная.

При косвенной адресации используется блок
дополнительных регистров, состоящий из 8 регистров ARO-AR7, дополнительного АЛУ
и регистра циклического буфера. Все регистры включены в адресное пространство и
находятся на нулевой странице памяти. Полный 16 разрядный адрес находится в
одном из дополнительных регистров.

Адрес (номер) регистра, адресующего операнд,
указывается непосредственно в команде.

Пример. STH А, * AR6 — содержимое старшей
половины аккумулятора А записать в ячейку, адрес которой находится в
дополнительном регистре AR6. Признак косвенной адресации в символе * в записи
команды.

В дополнительном АЛУ выполняются действия над
содержимым данного дополнительного регистра: декремент, инкремент, циклическая
адресация, перестановка бит.

. Адресация регистров, включенных в адресное
пространство.

Все регистры находятся на нулевой странице
памяти. Обращение к ним происходит вне зависимости от содержимого регистра DP.

Пример. LPM# 40h, SP — записать 40h в указатель
стека SP.

. Стековая.

Стековая адресация позволяет сохранить
содержимое регистров при переходе к подпрограмме отработки прерываний и
восстановления состояния регистров при возврате из прерываний. Имеется 4
команды стековой адресации:- в стек;- из стека;, PSHD — запись регистра,
включенного в адресное пространство, с предварительным уменьшением SP на 1;

РОРМ, POPD — считывание из стека с последующим
инкрементом.

В устройство контроля программы входят:

. Программный счетчик (PC).

. Регистры повторения команд (RC).

. Регистры начального адреса, повторяемого блока
команд (RSA).

. Регистры конечного адреса повторяемого блока
команд (REA).

. Регистры расширения программного счетчика
(ХРС).

Программный счетчик хранит адрес текущей
исполняемой команды. После выполнения очередной команды содержимое счетчика PC
увеличивается на 1. Имеется ряд команд, изменяющих последовательность
выполнения команд. К ним относятся, в частности, команды вызова подпрограмм,
возврата из подпрограммы, команды переходов, а также повтора команды RPT.

Глава 2. Сигнальные процессоры фирмы Analog
Devices серии TigerSharc

процессор
сигнал цифровой регистр

Компания Analog Devices, Inc. (США) является
мировым лидером в области разработки, производстава и реализации
высокопроизводительных микросхем обработки аналоговых, цифровых и смешанных
сигналов. Эта компания является одним из ведущих производителей цифровых
сигнальных процессоров (DSP), кроме этого предлагает разработчикам новые
решения в этой области, выпуская все более быстродействующие процессоры,
обновляя и совершенствуя средства разработки для них. В настоящее время
расширена линейка процессоров серии SHARC, выпущены новые DSP серии Blackfin и
TigerSHARCH. Постоянно обновляется и совершенствуется программное обеспечение
VisualDSP.

Рассмотрим такие ЦСП как ADSP-TS201S,
ADSP-TS202S, ADSP-TS203S TigerSHARCH. 32-разрядные ЦСП с плавающей точкой
семейства TigerSHARCH.

Характеристики:

Статическая суперскалярная архитектура,
позволяет выполнить 4 архитектуры за такт.

Поддержка числовых форматов: 8, 16, 32 — битный
с фиксированной точкой; 32, 40 — битный с плавающей точкой.

3,6 GFLOPS при 600 МГц тактовой частоте (1,67 нс
командный цикл) — ADSP-TS201.

3,0 GFLOPS при 500 МГц тактовой частоте (2 нс
командный цикл) — ADSP-S202/203.

24/12/4 Мбит расположенной на кристалле памяти
SRAM (ADSP-TS201/202/203).

14 каналов ПДП, работающих без тактов ожидания.

4 внутренние 128-битные шины данных обеспечивают
скорость передачи данных 38,4 Гбайт/с — ADSP-TS202/203.

SIMD — один поток команд и много потоков данных,
поддрерживается двумя вычислительными блоками, каждый из которых состоит из
АЛУ, умножителя, устройства сдвига и регистрового файла 32*32 бит.

2 целочисленные АЛУ для адресации.

Дополнительный набор команд для приложений в
области телекоммуникаций.

Встроенная поддержка для SDRAM.

32/64 — битный 1 Гбит/с общий интерфейс
позволяет использовать в многопроцессорной системе до 8 процессоров без
применения дополнительных мостов или вспомогательной логики.

2 таймера.

4 LVDS порта связи (link) по 1 Гбит/с.

Отладочный JTAG интерфейс.

Интегрированная среда разработки VisualDSP.

Питание: 1 В ядро, 2,5 В периферия.

Рабочий температурный диапозон — 40…+105 С

Корпус 25*25 мм BGA576.

Процессоры TigerSHARCH предназначены для
использования в прикладных программах, в которых требуется выполнять с высокой
производительностью параллельно несколько вычислительных задач в реальном
масштабе времени. Процессоры TigerSHARCH идеально подходят для использования в
системах обработки изображений и в системах связи, включая сотовые 3G и
широкополостные базовые станции, а так же в охранной, медицинской ипромышленной
контрольно-измерительной аппаратуре.

Для обеспечения разработки прикладных задач на
основе ADSP-TS201S предназначен отладочный комплект ADSP-TS201S-EZLITE,
состоящий из аппаратной части и необходимого парограммнго обеспечения.

В отладочный комплект входит:

Отладочная плата с USB интерфейсом, состоящая из
2 процессоров ADSP-TS201S, стереоаудио АЦП AD1871 96 kSPS 24бит, стереоаудио
ЦАП AD1854 96 kSPS 24бит.

Интегрированная среда разработки VisualDSP.

Источник питания от сети переменного тока
100…240В.

Разновидности:

Литература

. Сергиенко А.Б. Цифровая обработка
сигналов. — СПБ: Питер, 2002. — 608 с.

. Айфичер Э., Джервис Б. Цифровая
обработка сигналов. Перевод с английского. — М-СпБ-К: Вильяме, 2004. — 992 с.

. Глинченко А.С., Голенок А.И.
Принципы организации и програмирования сигнальных процессоров ADSP 21** —
Красноярск: КГТУ, 2000. — 86 с.

. Солонина А., Улахович Д., Яковлев
Л. Цифровые процессоры обработки сигналов — СПБ: БХВ, 2000. — 512 с.

Соседние файлы в папке MAZ-DOD-MAT-2012

• #
• #
• #
• #
• #
• #
• #
• #
• #
• #
• #

Представители этого семейства получили большую популярность у разработчиков. Учитывая значительный объем программных наработок для микропроцессоров TMS320C3x, Texas Instruments в последствии повторно выпустила это семейство, но уже по новой технологии 0,18 мкм, с увеличенной внутренней памятью (34 Кслов), повышенной тактовой частотой и меньшим энергопотреблением. Производительность обновленного микропроцессора составила 150 Mflops.

Основными областями применения микропроцессоров семейства СЗх являются: цифровое аудио, ЗD-графика, видеоконференцсвязь, промышленные роботы, копировально-множительная техника, телекоммуникационные системы.

Микропроцессоры семейства TMS320C4X

Следующими представителями сигнальных процессоров с плавающей точкой явились процессоры семейства TMS320C4x.

Благодаря своей уникальной архитектуре микропроцессоры TMS320C4x получили широкое распространение в мультипроцессорных системах и практически вытеснили ранее господствующее в этой технологической нише семейства транспьютеров компании Inmos.

Процессоры TMS320C4x совместимы по системе команд с TMS320C3x, однако обладают большей производительностью и лучшими коммуникационными возможностями.

В семейство TMS320C4x входят процессоры TMS320C40, TMS320C44, TMS320LC40.

TMS320C40 — имеет производительность 30 MIPS/60 Mflops и максимальную пропускную способность подсистемы ввода/вывода 384 Мбайт/с. С40 содержит на кристалле 6 высокоскоростных (20 Мбайт/с) коммуникационных портов и 6 каналов ПДП, 2 Кслов памяти, 128 слов кэш-памяти программ и начальный загрузчик. Две внешних шины обеспечивают работу с 4 Гслов объединенного адресного пространства.

Процессор TMS320C44 — более дешевый вариант, имеющий 4 коммуникационных порта и адресуемое пространство 32 Мслов. Однако значения показателей производительности и пропускной способности процессора те же, что и у С40.

TMS320LC40 — архитектурный аналог TMS320C40, отличающийся низким энергопотреблением, повышенной производительностью (40 MIPS/80 Mflops) и большей пропускной способностью (488 Мбайт/с).

Структура микропроцессора TMS320C40 приведена на рис. 8.

Рис. 8. Структура микропроцессора TMS320C40

Центральный процессор TMS320C4x имеет конвейерную регистро-ориентированную архитектуру. Компонентами ЦП являются:

• умножитель;

• арифметико-логический модуль;

• 32-разрядное барабанное устройство сдвига;

• внутренние шины;

• дополнительные модули регистровой арифметики;

• регистровый файл.

Умножитель выполняет операции над 32-разрядными данными в формате с фиксированной точкой и 40-разрядными данными в формате с плавающей точкой, причем умножение производится за один такт (25 нч) для данных любого типа и параллельно с обработкой данных в других функциональных блоках микропроцессора (например, АЛУ).

АЛУ выполняет за один такт операции над 32-разрядными целыми и логическими данными и 40-разрядными числами в формате с плавающей точкой, в том числе и операции преобразования форматов представления данных. Микропроцессор аппаратно поддерживает операции деления и извлечения квадратного корня. Устройство барабанного сдвига позволяет за один такт выполнить сдвиг данных влево или вправо на число позиций от 1 до 32.

Два дополнительных модуля регистровой арифметики (генераторы адреса) функционируют параллельно с умножителем и АЛУ и могут генерировать два адреса в одном такте. В процессоре поддерживается относительная базовая, базово-индексная, циклическая и бит-реверсивная адресации.

Первичный регистровый файл центрального процессорного устройства (ЦПУ) представляет собой многовходовый файл из 32 регистров. Все регистры первичного регистрового файла могут использоваться умножителем, АЛУ и в качестве регистров общего назначения. Регистры имеют некоторые специальные функции. Например, 12 регистров повышенной точности могут использоваться для размещения результатов операций с плавающей точкой, 8 дополнительных регистров — для некоторых косвенных способов адресации, а также как целочисленные и логические регистры общего назначения. Остальные регистры обеспечивают функции системы такие, как адресация, управление стеком, прерывания, отображение статуса процессора, повторы блоков команд.

Регистры повышенной точности предназначены для хранения и обработки 32-разрядных целых чисел и 40-разрядных чисел с плавающей точкой. Дополнительные регистры доступны как для АЛУ, так и для двух модулей адресной арифметики. Основная функция этих регистров — генерация 32-разрядных адресов. Они также могут использоваться как счетчики циклов или как регистры общего назначения.

Адресуемое микропроцессором пространство составляет 4 Гслов 32-разрядных. На кристалле расположены два двухвходовых блока оперативной памяти RAM0 и RAM1 размером 4 Кбайт каждый, а также двухвходовый блок ROM, содержащий программу начальной загрузки.

Кэш-память команд процессора емкостью 128 слов (32-разрядных) содержит наиболее часто используемые участки кода, что позволяет сократить среднее время выборки команд. Высокая производительность TMS320C4x достигается благодаря внутреннему параллелизму процессов и многошинной организации процессора. Раздельные шины позволяют одновременно выполнять выборку команды, данных и прямой доступ в память.

Шесть (С44 четыре) высокоскоростных (160 Мбит/с) коммуникационных портов обеспечивают эффективный обмен данными между процессорами. В ходе передачи осуществляется буферизация передаваемых и принимаемых данных и автоматический контроль за синхронизацией всех обменных операций между каналами, центральным процессором и сопроцессором ПДП. Шесть каналов сопроцессора ПДП содержат собственные генераторы адресов, счетчики, входные и выходные регистры и обеспечивают возможность одновременного бесконфликтного обращения к памяти, обмена данными с медленными модулями памяти и внешними устройствами, без снижения производительности процессора. Особенностью сопроцессора ПДП является способность автоматической инициализации каналов после выполнения обмена.

Линк Ly, у = 0, …, 5, состоит из 8-разрядной двунаправленной линии данных Dу (7-0) и двунаправленных одноразрядных управляющих линий для передачи сигналов:

• REQy — запрос коммуникационным портом маркера, разрешающего передачу по линку;

• АСКу — подтверждение предоставления линка для передачи данных;

• STRy — строб коммуникационного порта, сопровождающий выдачу данных на линии данных;

• CRDYy — сигнал готовности коммутационного порта к приему, выдаваемый принимающим С4х по завершении приема предыдущей порции данных.

Линии данных и управляющие линии реализованы как двунаправленные, что приводит к необходимости согласования состояний портов линков, соединяющих два микропроцессора: один порт обязательно передающий, другой — принимающий, либо оба порта находятся в третьем состоянии, исключающем передачу электрических сигналов между ними. При начальной установке обязательно выполнение этого требования, которое дальше поддерживается протоколом функционирования линка. Передающий порт отмечается маркером, который передается другому порту при смене направления передачи по линку. Передача маркера происходит за 4 такта.

Очереди портов

Каждый порт имеет входную и выходную FIFO-очереди. Процессор или канал ПДП пересылают данные в конец выходной FIFO-очереди порта для передачи их по линку. Выборка принятых данных выполняется из начала входной FIFO-очереди. Обе очереди имеют по 8 элементов, каждый из которых предназначен для хранения 32-битного слова. При соединении двух С4х в каждом линке образуется очередь в 16 элементов: 8 элементов на одном конце линка и 8 элементов на другом конце линка.

Интерфейс линков

Программное управление передачами данных по линкам выполняется путем записи соответствующих кодов в регистры состояния и управления линков. Для каждого линка в С4х выделена часть адресного пространства размером 16 слов:

• первое слово содержит управляющий регистр порта;

• второе слово является элементом 0 входной FIFO-очереди;

• третье слово служит элементом 7 выходной FIFO-очереди;

• остальные слова резервные.

Поля и отдельные биты управляющего регистра определяют:

• направление передачи порта: входной или выходной;

• прекращение функционирования порта как входного и переключение на функционирование как выходного;

• прекращение функционирования порта как выходного и готовность переключиться в режим входного порта;

• указатель заполненности выходной очереди;

• указатель заполненности входной очереди.

Функционирование линков

Когда функционирование порта как входного прекращено, он не дает сигнала готовности к приему после получения первого байта. Передача данных останавливается до момента переключения порта в режим входного порта или до поступления сигнала сброса. При этом передача данных после возобновления идет без потери байтов.

Коммуникационный порт не выдает подтверждения на запрос маркера в следующих случаях:

• его функционирование как входного порта прекращено;

• порт имеет заполненную входную FIFO-очередь.

При этом порт, сохранив маркер, может функционировать как выходной.

Если коммуникационный порт прекращает функционировать в качестве входного порта в момент приема запроса маркера, то подтверждение на запрос маркера выдается до остановки.

Прекращение функционирования порта как выходного приводит к следующим последствиям:

• если выходной порт не имеет маркера и его функционирование как выходного порта прекращено, то запрос на маркер не высылается;

• если выходной порт имеет маркер и идет передача, то после выдачи передаваемого слова следующее слово не передается;

• если выходной порт имеет маркер и его функционирование как входного порта не прекращено, а функционирование как выходного порта прекращено, то при запросе маркера он должен быть передан;

• при установке функционирования порта как выходного при наличии маркера передача возобновляется; при отсутствии маркера она должна быть запрошена в обычном порядке.

Основной механизм синхронизации базируется на сигналах «готов/не готов». Если канал прямого доступа в память или центральный процессор пытаются прочитать из пустой входной очереди или записать в полную выходную очередь, выдается сигнал «не готов» и каналы ПДП или ЦП продолжат чтение или запись после получения сигнала «готов».

Сигналом готовности для выходного канала является OCRDY (Output Channel Ready), который также является сигналом прерывания. Сигналом готовности для входного канала является ICRDY (Input Channel Ready), который также является сигналом прерывания.

Каждый порт способен генерировать четыре различных сигнала прерывания:

• входная очередь полна (input channel full);

• входной канал готов (input channel ready);

• выходной канал готов (output channel ready);

• выходная очередь пуста (output channel empty).

ЦП может обрабатывать все 4 сигнала, а канал ПДП только сигналы готовности.

Два 32-разрядных таймера могут работать как с внутренней, так и с внешней синхронизацией, осуществлять подсчет временных интервалов и внешних событий, выдавая сигналы процессору или во внешнюю среду.

Микропроцессоры семейства TMS320C8X

Микропроцессор TMS320C80, выпущенный в конце 1994 года, имеет второе название — MVP (Multimedia Video Processor — мультимедийный видеопроцессор), что обусловлено его высокой эффективностью на задачах обработки изображений, в системах виртуальной реальности, компрессии и декомпрессии видео- и аудиоданных, обработки связной информации.

TMS320C80 представляет собой новый подход к повышению производительности и функциональности цифровых сигнальных процессоров: в одной микросхеме объединено четыре усовершенствованных цифровых процессора обработки сигналов (ADSP — Advanced Digital Signal Processor), каждый из которых выполняет за такт несколько RISC-операций, и пятый процессор, называемый главным процессором (Master Processor — МР), — 32-разрядный процессор с высокопроизводительным устройством обработки чисел в формате с плавающей точкой. В дополнение к процессорному ядру на кристалле размещены:

• контролер обмена (ТС — Transfer Controller) — интеллектуальный контроллер ПДП, поддерживающий интерфейс с DRAM и SRAM;

• видеоконтроллер (VC — Video Controller);

• порт тестирования и отладки — JTAG;

• 50 Кбайт SRAM.

Выпускается также упрощенный вариант микропроцессора TMS320C82, который отличается меньшим объемом памяти, количеством сигнальных процессоров ADSP (2), отсутствием видеоконтроллера и, соответственно, меньшей стоимостью.